[J-core] qemu updates / roadmap

Christopher Friedt chrisfriedt at gmail.com
Sun May 15 11:53:06 EDT 2016

On Sun, May 15, 2016 at 11:00 AM, Christopher Friedt
<chrisfriedt at gmail.com> wrote:
> 0x3290 <_pfail>         .word 0x0000
> 0x3292 <_pfail+2>       sub    r2,r6
> 0x3294 <_testgo>        mov    #-117,r0
> 0x3296 <_testgo+2>      mov.l  0x3610 <_pram0>,r1      ! 0x6594 <_ram0+128>
> 0x3298 <_testgo+4>      mov.l  r0, at r1
> 0x329a <_testgo+6>      nop
> 0x329c <_testgo+8>      bra    0x32a0 <_bracont>
> 0x329e <_testgo+10>     mov.l  @r1,r2
> 0x32a0 <_bracont>       mov    #-4,r1
> 0x32a2 <_bracont+2>     and    r1,r2
> 0x32a4 <_bracont+4>     mov    r2,r0
> 0x32a6 <_bracont+6>     cmp/eq #-120,r0
> 0x32a8 <_bracont+8>     bt     0x32ae <_bracont+14>
> 0x32aa <_bracont+10>    jmp    @r13
> 0x32ac <_bracont+12>    nop
> What it boils down to, is
> -117 (r0) & -4 (r2) != -120 (r2)
> This op actually results in r2 containing a value of 0, which would
> imply that the ALU ops for SH in Qemu need a bit of love.

I suspect that this could very well be due to cross-endianness (guest
is BE / host is LE).

More information about the J-core mailing list