<div dir="ltr"><div>Hi, <br></div><div>you may want to check things that happened recently on ULX3S that has ESP32</div><div><br></div><div><a href="https://github.com/emard/esp32ppp">https://github.com/emard/esp32ppp</a></div><div><br></div><div>I think they are almost there to get SaxonSOC linux that goes online thru EXP32 using PPP</div><div><br></div><div>Goran<br></div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Fri, Dec 6, 2019 at 8:50 PM <<a href="mailto:wjones@wdj-consulting.com">wjones@wdj-consulting.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">While this is on my mind...<br>
<br>
How many UARTs are available on TurtleBoard? I don't actually plan to use <br>
the Ethernet on my TurtleBoard. Instead, I plan use PPP to connect it to the <br>
Internet (it'll connect a UART to a wifi-enabled board's secondary UART). If <br>
there is only room for one UART plus Ethernet, is it possible to accommodate <br>
my requirement and replace Ethernet with a second UART in the bitstream?<br>
<br>
The (Net)BSD getty is smart enough to multiplex pppd and login when only a <br>
single UART is available, but I don't believe any Linux getty <br>
implementations have this feature...<br>
<br>
-----Original Message----- <br>
From: Rob Landley<br>
Sent: Thursday, December 05, 2019 11:55 PM<br>
To: <a href="mailto:j-core@lists.j-core.org" target="_blank">j-core@lists.j-core.org</a><br>
Subject: [J-core] Checking in.<br>
<br>
Turtle boards have arrived in Canada and Jeff is taking a few to Japan with <br>
him.<br>
I believe he's attending Tron Show and should have at least one with him. We<br>
still plan to get them up on crowdsupply early in the new year, but haven't<br>
finished all the bitstream bits to support framebuffer and audio and such <br>
yet.<br>
<br>
(We also switched from lx25 to lx45 this batch, and the ethernet in the<br>
bitstream doesn't work because we haven't redone the constraints file yet.<br>
Different pinout, the circuitry is being constrained to the wrong part of <br>
the<br>
FPGA so the traces are too long and the timing's wrong. All the other I/O <br>
works<br>
at least at the smoketest level.)<br>
<br>
We have a longish todo list for our next engineering sprint, but haven't <br>
managed<br>
to coordinate schedules quite yet. We think we've come up with two small<br>
extensions to the j-core instruction set that would let us do the fast <br>
fourier<br>
transforms needed for realtime GPS acquisition (yay). I should do a writeup <br>
on<br>
that, but we want to actually implement it first.<br>
<br>
I need to completely redo the website but haven't quite opened that can of <br>
worms<br>
yet. Still collecting material, such as the start of a writeup on place and<br>
route at:<br>
<br>
  <a href="https://landley.net/notes-2019.html#11-11-2019" rel="noreferrer" target="_blank">https://landley.net/notes-2019.html#11-11-2019</a><br>
<br>
Activity continues behind the scenes. Juggling a lot of balls...<br>
<br>
Rob<br>
_______________________________________________<br>
J-core mailing list<br>
<a href="mailto:J-core@lists.j-core.org" target="_blank">J-core@lists.j-core.org</a><br>
<a href="http://lists.j-core.org/mailman/listinfo/j-core" rel="noreferrer" target="_blank">http://lists.j-core.org/mailman/listinfo/j-core</a><br>
<br>
--<br>
William D. Jones<br>
<a href="mailto:wjones@wdj-consulting.com" target="_blank">wjones@wdj-consulting.com</a> <br>
<br>
_______________________________________________<br>
J-core mailing list<br>
<a href="mailto:J-core@lists.j-core.org" target="_blank">J-core@lists.j-core.org</a><br>
<a href="http://lists.j-core.org/mailman/listinfo/j-core" rel="noreferrer" target="_blank">http://lists.j-core.org/mailman/listinfo/j-core</a><br>
</blockquote></div>