<div dir="ltr"><div><div><br></div><div>Hi,</div><div><br></div><div>I saw a video of the announcement of the j-core project a while back. </div><div>The project impressed me, and I made a note to learn more.</div><div><br></div><div>Without that presentation, I would not have known about the advantages of the SH architecture.</div><div>For example, I would not have known about the code-density of the SH.</div><div>I would have just assumed it was like all the other RISCs. (32 bit instructions)</div><div><br></div><div>I did a little digging, but there is not a lot of info out there.</div><div><br></div><div>Given your access to the original designers (or not), what are the other clever design choices that this CPU pioneered?</div><div><br></div><div>Dru Nelson</div><div>Redwood City</div><div><br></div><div><br></div><div><br></div><div>BTW, I also perused the programmers guide, and one thing struck me.</div><div>The assembly code for the SH looks a bit like 68K assembly. They even hint</div><div>at this with mentions of "Other CPU" in the beginning of the document.</div><div>The fact that it is 16 registers and uses a 16 bit instruction format furthers that notion.</div><div>Yet, I couldn't find a mention of that anywhere.</div></div><div><br></div><div><br></div></div>